# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2003-195811

(43) Date of publication of application: 09.07.2003

(51) Int. CI.

G09G 3/30 G09F 9/30 G09G 3/20 H03K 17/00 H03K 17/693

(21) Application number: 2002-240039

(71) Applicant: NEC CORP

(22) Date of filing:

21. 08. 2002

(72) Inventor: ABE KATSUMI

(30) Priority

Priority number: 2001259000

Priority date : 29.08.2001

Priority country: JP


## (54) CURRENT LOAD DEVICE AND ITS DRIVING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a current load device

which has high precision.

SOLUTION: A cell comprises a power line VCC, a ground line GND, voltage supply lines VS1 and VS2, a signal line SL, control lines CL1, CL3 and CL4, switches SW1, SW2, SW3 and SW4, a P-type TFT Qp, a capacity element C, and a current load element LED. The SW1, SW2, and SW4 are turned ON and the SW3 is turned OFF in first operation to store a current flowing to the signal line SL in a short time and the SW1, SW2 and SW4 are turned OFF and the SW3 is turned ON in second operation to supply a current to the current load element LED; and the SW1, SW2 and SW3 are turned OFF and the SW4 is turned ON in third operation to speedily stop the current supply and the operation of the current load element LED, so that the cell drives the current load element with the highprecision current. A current load device can be constituted which has cells in matrix.



VS2:電圧供給額

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-195811 (P2003-195811A)

(43)公開日 平成15年7月9日(2003.7.9)

(21)出願番号	•	特顧2002-240039(P20	002-240039)	(71)	出藏人	0000042	237		
			審査請求	未請求	<b>永</b> 蘭	項の数33	OL	(全 24 頁)	最終頁に続く
		623						623D	
G 0 9 G	3/20	611		G 0	9 G	3/20		611H	
		365						365Z	5 J O 5 5
G09F	9/30	338		G 0	9 F	9/30		338	5 C 0 9 4
G 0 9 G	3/30			G 0	9 G	3/30		J	5 C 0 8 0
(51) Int.Cl. <sup>7</sup>	- 1	識別記号		FΙ				7	·-7]-ド(参考)

	, , , , , , , , , , , , , , , , , , , ,
(22)出顧日	平成14年8月21日(2002.8.21)
(31) 優先権主張番号 (32) 優先日	特顯2001-259000 (P2001-259000) 平成13年8月29日(2001.8,29)
(33)優先權主張国	日本 (JP)

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 安部 勝美

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100088812

弁理士 ▲柳▼川 信


最終質に続く

## (54) 【発明の名称】 電流負荷デバイスとその駆動方法

#### (57)【要約】

【課題】 精度の高い電流負荷デバイスを提供すると

【解決手段】 セルは、電源線VCC、接地線GND、 電圧供給線VS1、VS2、信号線SL、制御線CL 1、CL3、CL4、スイッチSW1、SW2、SW 3、SW4、P型TFT Qp、容量素子C、電流負荷 素子LEDで構成される。第一の動作でSW1、SW 2、SW4をON、SW3をOFFし、信号線SLに流 れる電流を短時間で記憶し、第二の動作でSW1、SW 2, SW4をOFF, SW3をONし、電流を電流負荷 素子LEDに供給し、第三の動作で、SW1、SW2、 SW3をOFF、SW4をONし、電流の供給と電流負 荷素子LEDの動作を速やかに停止することで、高精度 な電流で電流負荷素子を駆動するセルをマトリックス状 に備える電流負荷デバイスを構成できる。



VS2:電圧供給線

#### 【特許請求の範囲】

【請求項1】ソースが電源線または接地線に接続された 駆動トランジスタと、電流または電圧が供給される信号 線と前記駆動トランジスタのドレインとの間に接続され た第一のスイッチと、前記信号線又は前記駆動トランジ スタのドレインと、前記駆動トランジスタのゲートとの 間に接続された第二のスイッチと、一端には第一の電圧 供給線が接続し、他端が前記駆動トランジスタのゲート に接続された容量素子と、接地線または電源線と前記取 動トランジスタのドレインとの間に接続された電流負荷 10 素子と第三のスイッチとの直列接続体と、を備えること を特徴とする電流負荷デバイス。

【請求項2】ソースが電源線または接地線に接続され、 ゲートには第二の電圧供給線が接続された第一のトラン ジスタと、前記第一のトランジスタに直列に接続された 駆動トランジスタと、電流または電圧が供給される信号 線と前記駆動トランジスタのドレインとの間に接続され た第一のスイッチと、前記信号線又は前記駆動トランジ スタのドレインと、前記駆動トランジスタのゲートとの 間に接続された第二のスイッチと、一端には第一の電圧 20 供給線が接続し、他端が前記駆動トランジスタのゲート に接続された容量素子と、接地線または電源線と前記取 動トランジスタのドレインとの間に接続された電流負荷 素子と第三のスイッチとの直列接続体と、を備えること を特徴とする電流負荷デバイス。

【請求項3】第一の動作状態として、前記第一と第二の スイッチをON、前記第三のスイッチをOFF し、前記電流 負荷素子に電流を流すこと無く、前記信号線に流れる電 流が前記駆動トランジスタのドレイン-ソース間に流れ るように前記駆動トランジスタの電流能力に従ったゲー 30 ト電圧を前記容量素子に蓄積した後、第二の動作状態と して、前記第一と第二のスイッチをOFF 、第三のスイッ チをONし、前記駆動トランジスタは、前記第一の動作状 態で信号線に流れていた電流を前記第三のスイッチを通 して前記電流負荷素子に供給することを特徴とする請求 項1又は2記載の電流負荷デバイス。

【請求項4】第一の動作状態として、前記第一と第二の スイッチをON、前記第三のスイッチをOFF し、前記電流 負荷素子に電流を流すこと無く、前記信号線に印加され る電圧を前記駆動トランジスタのゲートと前記容量素子 40 の電流負荷デバイス。 に印加した後に、前記信号線に流れる電流が前記駆動ト ランジスタのドレイン-ソース間に流れるように前記駆 動トランジスタの電流能力に従ったゲート電圧を前記容 量素子に蓄積し、第二の動作状態として、前記第一と第 二のスイッチをOFF 、第三のスイッチをONし、前記駆動 トランジスタは、前記第一の動作状態で信号線に流れて いた電流を前記第三のスイッチを通して前記電流負荷素 子に供給することを特徴とする請求項1又は2記載の電 流負荷デバイス。

2

駆動トランジスタの間にある前記第二のスイッチをON。 前記第一と第三のスイッチをOFF し、前記電流負荷素子 に電流を流すこと無く、前記信号線に印加される電圧を 前記駆動トランジスタのゲートと前記容量素子に印加し た後に、前記第一と第二のスイッチをON、前記第三のス イッチをOFF することで、前記信号線に流れる電流が前 記駆動トランジスタのドレイン-ソース間に流れるよう に前記駆動トランジスタの電流能力に従ったゲート電圧 を前記容量素子に蓄積し、第二の動作状態として、前記 第一と第二のスイッチをOFF、第三のスイッチをONし、 前記駆動トランジスタは、前記第一の動作状態で信号線 に流れていた電流を前記第三のスイッチを通して前記電 流負荷素子に供給することを特徴とする請求項1又は2 記載の電流負荷デバイス。

【請求項6】前記第三のスイッチは、前記第一のスイッ チがONされるのに先立ちOFF され、前記第一のスイッチ がOFF された後にONされるスイッチであることを特徴と する請求項3~5のいずれかに記載の電流負荷デバイ

【請求項7】前記第二のスイッチは、前記第一のスイッ チがOFF されるよりも早くOFF されるスイッチであるこ とを特徴とする請求項3~6のいずれかに記載の電流負 荷デバイス。

【請求項8】前記駆動トランジスタが、薄膜トランジス タ(Thin Film Transistor:TFT )により構成されてい ることを特徴とする請求項1~7のいずれかに記載の電 流負荷デバイス。

【請求項9】前記第一のスイッチ、第二のスイッチ及び 第三のスイッチがTFT により構成されていることを特徴 とする請求項1~8のいずれかに記載の電流負荷デバイ ス。

【請求項10】前記第一のスイッチ、第二のスイッチを 同一極性のTFT とし、前記第三のスイッチを前記第一の スイッチ、第二のスイッチと逆極性のTFT を用いること を特徴とする請求項1~9のいずれかに記載の電流負荷 デバイス。

【請求項11】前記第一のスイッチ、第二のスイッチ及 び第三のスイッチが一つの制御線により制御されること を特徴とする請求項1~5、8~10のいずれかに記載

【請求項12】前記第一のスイッチ、第二のスイッチが 同一の制御線により制御されることを特徴とする請求項 1~6、8~10のいずれかに記載の電流負荷デバイ ス。

【請求項13】前記第一のスイッチ、第三のスイッチが 同一の制御線により制御されることを特徴とする請求項 1~5、7~10のいずれかに記載の電流負荷デバイ ス。

【請求項14】前記第二のスイッチTFT と前記駆動トラ 【請求項5】第一の動作状態として、前記信号線と前記 50 ンジスタTFT の間に、ドレイン-ソース間が短絡され、

前記第二のスイッチTFT とは逆動作を行うTFT がダミースイッチとして接続されていることを特徴とする請求項 1~13のいずれかに記載の電流負荷デバイス。

【請求項15】前記ダミースイッチTFT のゲートの長さ(L)と幅(W)の比(W/L)の値が、前記第二のゲートの長さと幅の比の値の半分であることを特徴とする請求項14記載の電流負荷デバイス。

【請求項16】一端を前記第三のスイッチと前記電流負荷素子の間に接続し、他の一端を第三の電圧供給線に接続している第四のスイッチを備えることを特徴とする請求項1~15のいずれかに記載の電流負荷デバイス。

【請求項17】前記第三の電圧供給線に印加される電圧 値は、前記電流負荷素子が動作開始する電圧よりも低い 電圧であることを特徴とする請求項16記載の電流負荷 デバイス。

【請求項18】前記第四のスイッチは、前記第三のスイッチがOFF 時にONすることにより、前記電流負荷素子に蓄積されている電荷が強制的に排除され、前記電流負荷素子に流れる電流を速やかに停止できることを特徴とする請求項17記載の電流負荷デバイス。

【請求項19】前記第四のスイッチがTFT により構成されていることを特徴とする請求項16~18のいずれかに記載の電流負荷デバイス。

【請求項20】前記第三のスイッチと前記第四のスイッチに逆極性のTFTを用いることにより、前記第三のスイッチと前記第四のスイッチとが同一の制御線により制御されることを特徴とする請求項19記載の電流負荷デバイス。

【請求項21】前記第一の電圧供給線が、電源線又は接地線であることを特徴とする請求項1~20のいずれか 30 に記載の電流負荷デバイス。

【請求項22】前記第一の電圧供給線により供給される電圧が、前記第一の動作状態と前記第二の動作状態において異なることを特徴とする請求項1~20のいずれかに記載の電流負荷デバイス。

【請求項23】電流負荷素子と、該電流負荷素子を駆動する駆動トランジスタと、前記駆動トランジスタに印加する電圧を保持する保持容量素子とを構成要素の一部とするセルを複数備え、アクティブマトリックス駆動される電流負荷デバイスの駆動方法において、前記保持容量 40素子が保持する適当な電圧レベルを設定する動作を行っている際には前記電流負荷素子を駆動せず、前記保持容量素子が設定動作を行っていない場合も前記電流負荷素子が駆動しない期間を設けることを特徴とする電流負荷デバイスの駆動方法。

【請求項24】前記電流負荷素子への電流の供給は、前記保持容量素子に電圧レベルを設定する動作に先立って停止されることを特徴とする請求項23記載の電流負荷デバイスの駆動方法。

【請求項25】前記電流負荷素子への電流の供給が停止 50

された際に、前記電流負荷素子に蓄積された電荷が強制 的に排除されることを特徴とする請求項23又は24記 載の電流負荷デバイスの駆動方法。

4

【請求項26】前記保持容量素子に電圧レベルを設定する際には、前記駆動トランジスタは、飽和領域で動作することを特徴とする請求項23~25のいずれかに記載の電流負荷デバイスの駆動方法。

【請求項27】前記保持容量素子に電圧レベルを設定する際には、前記保持容量素子と前記駆動トランジスタに電圧を印加する動作を行った後に、前記駆動トランジスタに電流を流す動作を行うことを特徴とする請求項23~26のいずれかに記載の電流負荷デバイスの駆動方法。

【請求項28】前記保持容量素子に電圧レベルを設定する際には、電流を前記駆動トランジスタのドレイン-ソース間に流す動作を含むことを特徴とする請求項23~27のいずれかに記載の電流負荷デバイスの駆動方法。

【請求項29】前記電流負荷素子の動作の程度は、前記 駆動トランジスタにより駆動される場合の前記電流負荷 の素子の動作の程度を第一の条件とし、前記電流負荷素子 が動作している期間と前記電流負荷素子が動作していない期間の比を第二の条件とする二つの設定条件により設 定することを特徴とする請求項23~28のいずれかに 記載の電流負荷デバイスの駆動方法。

【請求項30】前記電流負荷素子として発光素子を用いた発光表示装置であることを特徴とする請求項1~22 のいずれかに記載の電流負荷デバイス。

【請求項31】前記電流負荷素子として有機 EL 素子を用いた発光表示装置であることを特徴とする請求項1~22のいずれかに記載の電流負荷デバイス。

【請求項32】前記電流負荷素子として発光素子を用いた発光表示装置であることを特徴とする請求項23~29のいずれかに記載の電流負荷デバイスの駆動方法。

【請求項33】前記電流負荷素子として有機 EL 素子を用いた発光表示装置であることを特徴とする請求項23~29のいずれかに記載の電流負荷デバイスの駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電流負荷素子を駆動する電流負荷駆動回路とその駆動方法に関し、特に前記電流負荷素子と電流負荷駆動回路がマトリックス状に配置されている電流負荷デバイスとその駆動方法に関するものである。

[0002]

【従来の技術】近年、流れる電流により動作が規定される電流負荷素子と前記電流負荷を駆動するための電流負荷駆動回路を含むセルが、マトリックス状に配置されているデバイスが開発されている。

50 【0003】例えば、有機EL(Electroluminescence)

素子を電流負荷素子とする発光表示装置においては、前 記有機EL素子とその駆動回路を含む画素をマトリクス状 に配置してアクティブマトリクス方式にて駆動する方式 が広く採用されている。図37は、この種発光表示装置 の表示装置部の概略を示す平面図である。同図に示すよ うに、表示装置部1 には、行方向に走る制御線CLが複数 本(各制御線には、#1、#2、…、#(K-1)、#K、#(K+1)、 …と順に番号が付されている)が形成され、また列方向 に走る信号線SLが複数本(各信号線には、#1、#2、…、 #(M-1)、#M、#(M+1)、…と順に番号が付されている)が 10 形成されている。そして、制御線CLと信号線SLとの交差 部には、画素2 が形成されている。この表示装置は以下 のように駆動される。すなわち、制御線CLが1本ずつ順 に選択される。この制御線CLの選択に同期して、各信号 線SLには選択された制御線CLに接続された画素に表示す べき輝度の信号が与えられる。この状態で選択された行 の画素にその輝度信号の書き込みが行われ、各画素によ りその書き込まれた信号の表示が次にその制御線が選択 されるまで続けられる。

【0004】との方式にて表示の行われる発光表示装置 20 の一般的な画素の構成を図38に示す(以下、第一の従 来例)。図38に示すように、信号線SL(#M)、電源線 VCC、接地線GND 、制御線CL (#K) が画素2 を通過して おり、発光素子LED は、陽極が電源線VCC に陰極が TFT (Thin Film Transistor: 薄膜トランジスタ) Qのド

レインに接続され、TFT Q のソースは接地線QND に接続 されている。スイッチSW1 は、TFT Q のゲートと信号線 SL間に接続され制御線CLにより制御される。容量素子C は、TFT Q のゲートと接地線GND の間に接続されてい

【0005】との第一の従来例の動作は、以下の通りで ある。制御線CLが選択されると、スイッチSWはON状態に なる。との時、信号線SLは、発光素子LED が目的の階調 の輝度で発光するようにするため、発光素子LED の電流 -輝度特性に応じた電流を供給する電圧をTFT Q のゲー トに印加する。この電圧が容量素子C により保持(記 憶)されることにより、制御線CLが非選択となり、スイ ッチSW1 がOFF になった場合も保持される。この動作に より、発光素子LED は期待された階調の輝度を保持でき

【0006】との第一の従来例の問題点は、ゲート電圧 に対する電流能力のばらつきが存在すると、同じ電圧を ゲートに印加しても発光素子ごとに供給される電流が異 なってしまうことである。その結果、期待された輝度を 与える電流が発光素子に供給されないことになり、表示 装置として画質が低下する。特に、表示装置に使用され ることの多いポリシリコンTFT の場合、電流能力のばら つきが大きいため、画質の低下が顕著となる。

【0007】との点に対処するものとして、信号線より 目的の輝度で発光させるに必要な電流を供給し、その電 50 れ、発光素子LED の陰極は接地線GND に接続されてい

流をトランジスタにて電圧に変換してその電圧を保持 (記憶) する方式も実現されている。

【0008】図39は、特開平11-282419号公 報により開示された、信号線より電流信号を供給する方 式を採る発光表示装置の画素の構成を示す回路図である (以下、第二の従来例)。図39に示されるように、画 素2 には、信号線SL(#M)、電源線VCC、接地線GND、 制御線CL(#K)が通過している。そして、発光素子LED は、陽極が電源線VCC に陰極が TFT Q1のドレインに接 続され、TFT Q1のソースは接地線QND に接続されてい る。制御線CLで制御されるスイッチSW1 は信号線SLと T FT Q2のドレインとの間に接続され、TFTQ2 のゲート-ドレイン間は短絡されており、そのソースは接地線GND に接続されている。また制御線CLで制御されるスイッチ SW2 はTFT Q1のゲートとTFT Q2のゲートとの間に接続さ れている。さらに、容量素子C は、TFT QIのゲートと接 地線GND の間に接続されている。

【0009】この第二の従来例の動作は、以下の通りで ある。制御線CLが選択されると、スイッチSW1、SW2 は ON状態になる。との時、信号線SLには、発光素子LED を 目的の階調の輝度で発光させるために、発光素子LED の 電流ー輝度特性に応じた電流が流れている。この電流 は、TFT Q2のドレイン-ソース間に流れるが、TFT Q2は ゲートとドレイン間が短絡されているために、そのゲー ト電圧は、TFT Q2が飽和領域でこの電流を流す電圧に設 定され、との電圧は容量素子C に記憶される。TFT Q1 は、TFT Q2とカレントミラーを構成しているため、TFT Q1と同じ電流能力を持つ場合、TFT Q2と同じ電流、つま り信号線SLに流れる電流と同じ電流を流し、発光素子LE D に供給する。この後、制御線CLが非選択になされた場 合にも、容量素子C によりゲート電圧が保持(記憶)さ れているため、TFT Q1は、前記電流を発光素子LED に供 給し、発光素子LED は、期待された階調の輝度を保持で きる。

【0010】図40は、Digest of IEDM (1998)、pp. 875-878 にて、R . M . A . Dawsonet al.により提示 された、目的の輝度を得るに必要な電流を信号線より供 給する方式を採るもう一つの発光表示装置の1画素分の 回路図である。図40に示されるように、この発光表示 装置の画素2は、通過する信号線SL(#M)、電源線VC C 、接地線 GND 、制御線 CL1 (#K)、制御線 CL2 (#K) と、4つのp チャネル型TFT (以下、p-TFT )Qp1 ~Qp 4、発光素子LED および容量素子C により構成されてい る。そして、ゲートが制御線CL2 に接続されたp-TFT Qp 4 のソースは電源線VCC に接続され、そのドレインは、 p-TFT Qp1 のソースに接続されている。p-TFT Qp1 のド レインは、ゲートが制御線CL1 に接続されたp\_TFT Qp3 のドレインと共に発光素子LED の陽極に接続されてい る。p-TFT Qp3 のソースはp-TFT Qp1 のゲートに接続さ

る。また、ゲートが制御線CL1 に接続されたp-TFT Qp2 のソースは信号線SLに接続され、そのドレインは、p-TF Qp1 のソースとp-TFT Qp4 のドレインとの接続点に接続されている。また、p-TFT Qp1 のゲートとソース間には容量素子C が接続されている。

【0011】との第三の従来例の動作は、以下の通りで ある。この画素2 が選択された場合、制御線CL1 (#K1 )は、"L" 状態、制御線CL2 (#K) は、"H" 状態とな り、p-TFT Qp2 とp-TFT Qp3 はON、p-TFT Qp4 はOFF に なる。この時、信号線SL(#M)には、発光素子LED を目 10 的の階調の輝度で発光させるため、発光素子LED の電流 -輝度特性に応じた電流が流れる。この電流は、p-TFT Qp2 のドレイン-ソース間、p-TFT Qp1 のドレイン-ソ ース間を通して、発光素子LED に供給される。この時、 p-TFT Qp1 は、そのドレインーゲート間がp-TFT Qp3 の ドレイン-ソース間を通して短絡されて、飽和状態で動 作しており、p-TFT Qp1 のゲート電圧は、前記電流を流 すような電圧に設定され、そしてこの電圧は容量素子C に記憶される。制御線の選択が#なから次の行に移ると、 制御線CL1 (#K)は、"H"、制御線CL2 (#K)は、"L" となり、信号線SLから本画素へ電流の供給がなくなる が、p-TFT Qp4 がONに転じこのトランジスタを通して電 流が流れる。この場合、信号線SLからの電流がp-TFT Qp 1 に流れていた時のゲート電圧が容量素子C によって記 憶(保持)されているため、p-TFT Qp1 はこの電流を発 光素子LED に供給し、発光素子LED は、期待された階調 の輝度を保持できる。

#### [0012]

【発明が解決しようとする課題】上述した第一の従来例では、電圧信号で輝度が与えられるが、ポリシリコンTF 30 T は、ゲート電圧に対する電流能力のばらつきが大きく、同じ電圧をゲートに印加しても発光素子どとに供給される電流が異なることにより輝度も変わるため、発光素子を目的の輝度で発光させることが難しく表示装置として画質が低下する問題があった。

【0013】一方、第二の従来例では、対となるカレントミラーを構成するトランジスタがTFT により構成されているが、TFT では、結晶シリコントランジスタの場合と異なり、近接配置されたとしても、対をなすトランジスタ間で電流能力に大きな差が生じる可能性があるため、電流を記憶(変換)するトランジスタと発光素子に電流を供給するトランジスタ間で電流能力に差が生じ、結果として目的とする輝度を高い精度で再現することが困難になる。

【0014】上述した第三の従来例では、発光素子として有機ELなどを想定した場合、発光素子が数pF程度の容量を並列に持ちこれが駆動TFTの負荷となるため、画素選択時に、駆動TFTの電流値が、発光素子に期待した電流を供給する値に落ち着き、各部の電圧が発光素子に期待した電流を供給する状態に落ち着くまでに時間がかか

る。よって、高精細化のために選択期間が短縮されると、p-TFT Qp1 のゲート電圧が、信号線に流れている電流をp-TFT Qp1 が発光素子に流す電流となる電圧に安定する前に選択時間が終了し、p-TFT Qp1 は、期待される電流を供給できなくなる。この時、発光素子LED は、期待された輝度で発光しないため、画質が低下する。すなわち、高精細化しようとすると画質が低下する問題点が、第三の従来例にあった。

【0015】本発明の課題は、電流負荷素子、特に有機 EL素子などの発光素子を駆動する際の、上述した従来技 術の問題点を解決することであって、その目的は、第一 に、電流負荷素子に電流を高精度に供給することができ るようにすることであり、第二に、駆動TFT のソースー ゲート間の電圧が駆動TFT に期待される電流値の電流を 流す電圧に速やかに安定するようにして、高精細化、大 型化した場合にも、駆動TFT のばらつきに起因するデバ イス特性の低下が生じない電流負荷デバイスを提供でき るようにすることである。

#### [0016]

【課題を解決するための手段】上記の目的を達成するため、本発明によれば、ソースが、直接又はトランジスタを通し、任意の電源線又は接地線QND に接続された駆動トランジスタのドレインとの間に接続された第一のスイッチと、前記駆動トランジスタのドレイン又は前記信号線と、前記駆動トランジスタのゲートとの間に接続された第二のスイッチと、一端が適当な電圧線に接続され、他端が前記駆動トランジスタのゲートに接続された容量素子と、接地線又は任意の電源線と前記駆動トランジスタのドレインとの間に接続された、電流負荷素子と第三のスイッチとの直列接続体と、を備えることを特徴とする電流負荷デバイス、が提供される。

【0017】そして、好ましくは、前記第三のスイッチは前記第一のスイッチがOFF される際に ON され前記第一のスイッチがONされるのに先立ってOFF されるスイッチである。また、一層好ましくは、前記電流負荷素子には、前記第三のスイッチとは逆動作を行う第四のスイッチが並列に接続される。

【0018】また、上記の目的を達成するため、本発明によれば、電流負荷素子と、該電流負荷素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタに印加する電圧を記憶する保持容量素子とを備えるセルを複数備え、アクティブマトリクス駆動される電流負荷デバイスの駆動において、少なくとも前記保持容量素子に保持動作を行わせている際には前記電流負荷素子には電流が供給されないことを特徴とする電流負荷デバイスの駆動方法、が提供される。

【0019】そして、好ましくは、前記電流負荷素子への電流の供給は、前記保持容量素子に保持動作を行わせ 50 るのに先立って停止される。また、一層好ましくは、前

30

記電流負荷素子への電流の供給が停止された際に、前記 電流負荷素子に蓄積された電荷は強制的に排除される。 【0020】[作用]上述した本発明の構成によれば、 電流を記憶し、供給する駆動トランジスタと電流負荷素 子の間にスイッチを設け、信号線からの電流トランジス タのドレインーソース間に流れるように駆動トランジス タのゲート電圧を設定する電流記憶期間ではこのスイッ チをOFF するため、電流記憶時には、電流負荷素子がも つ容量の影響を受けないようにすることができ、短時間 で電流を記憶することが可能となる。

【0021】また、電流負荷素子に電流を供給し始めた 任意時間後に、電流を記憶し供給するトランジスタと電 流負荷素子の間のスイッチSWをOFF するように構成した 場合には、電流負荷素子の動作時間と非動作期間の割合 による時間平均としての電流負荷素子の動作が規定され る。この場合、動作を停止しない場合と同一動作にする ためには、電流負荷素子が動作している期間の電流負荷 素子の動作を大きくする必要があり、電流負荷素子に流 す電流値を大きくする必要があるため、信号線に流す電 流も大きくなる。よって、信号線や負荷の容量を充電す 20 る時間を短くでき、電流を記憶するのに必要な時間を短 縮することができる。

【0022】また、前記電流負荷素子が有機EL素子のよ うな発光索子の場合、上記のように発光を停止した状態 を含めることで、CRT (Cathode Ray Tube) に似た表示 動作となり、残像が残りにくくなるため、動画の表示も 髙画質となる。

#### [0023]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して詳細に説明する。ただし、以下では、 発光素子にて説明するが、これは電流負荷素子の一例で あり、一般的な電流負荷素子に適用できる。

【0024】[第一の実施の形態]図1は、本発明の第 一の実施の形態の1画素の構成を示す回路図である。図 1 に示すように、画素2 内には、列方向に走る信号線SL と、行方向に走る制御線CL1 ~CL3 、電圧供給線PB1 ~ PB3 が通過しており、TFT Q、スイッチSW1 ~SW3、容 量素子C 、発光素子LED が配備される。TFT Qのドレイ ン又はソースのいずれかの第一端は、電圧供給線PB2 と 接続されており、TFT Q のドレイン又はソースのいずれ 40 TFT により構成するようにする場合には、制御線CL1 ~ かの第二端と発光素子LED との間にはスイッチSW3 が、 また、前記TFT Q 第二端と信号線SLとの間にはスイッチ SW1 が接続されている。発光素子LEDのスイッチSW3 と 反対側の端子は、電圧供給線PB1 と接続されている。さ らに、前記TFT Q の第二端とTFT Q のゲートの間には、 スイッチSW2 が接続され、TFTQ のゲートと電圧供給線P B3 との間には、容量索子C が接続されている。 ここ で、スイッチSW1 、SW2 、SW3 は、それぞれ制御線CL1 、CL2 、CL3 により制御されている。

【0025】図2は、図1に示す第一の実施の形態の第

一の動作例を示すタイミングチャートである。この動作 例の第一の動作状態(電流記憶状態、行選択期間)で は、制御線CL1 によりスイッチSWlがON、制御線CL2 に よりスイッチSW2 がON、制御線CL3 によりスイッチSW3 がOFF となる。このとき、信号線SLには、発光素子LED の電流ー輝度特性に従って目的階調に対応する電流が供 給されている。

【0026】との第一の動作状態において、TFT Qは、 前記TFT Q の第二端とゲートがスイッチSW2 により短絡 されているため、飽和領域で動作する。一方、スイッチ SW3がOFF されているため、発光素子LED には電流が流 れず、発光素子LED は動作(発光)しない。信号線SLか ら供給された電流は、TFT Q に流れ、TFT Q のゲート電 圧は、TFT Q の持つ電流能力に従って、前記電流をドレ インーソース間に流すような電圧に設定される。との 時、発光素子LED が持つ容量に信号線SLからの電流が流 れ込まないため、TFT Q のゲート電圧は、信号線SLから の電流がTFT Q のドレイン-ソース間に流れる値に速や かに設定される。

【0027】次の第二の動作状態(電流供給状態)は、 表示装置中の図示された画素の行以外の行が選択された 状態であり、制御線CL1 によりスイッチSW1 がOFF 、制 御線CL2 によりスイッチSW2 がOFF 、制御線CL3 により スイッチSW3 がONとなる。

【0028】この第二の動作状態において、TFT Qのゲ ート電圧は、容量素子C によって、第一の動作状態時の ゲート電圧が保持されているため、TFT Q は、スイッチ SW3を通して、第一の動作状態で信号線SLより供給され た電流を発光素子LED に供給でき、発光素子LED は、目 的の階調の輝度となる動作を行う(発光する)。

【0029】本実施の形態では、画素内のTFT Q がその 能力に従って信号線SLからの電流を流すようなゲート電 圧を記憶し、記憶したTFT Q が発光素子LED に電流を供 給するため、TFT Q の電流特性と関係なく、精度の高い 電流を記憶・供給することが可能である。

【0030】図2に示す動作例を行う場合、制御線CL1 と制御線CL2 の動作が同じであるため、制御線CL1 とCL 2を1つの制御線に共通にすることができる。さらに、 スイッチSW1 、SW2 とスイッチSW3 とを異なる導電型の Q.3 を共通化して1本の制御線とすることも可能であ る。

【0031】図3は、図1に示す第一の実施の形態の第 二の動作例を示すタイミングチャートである。この動作 例の図2に示した第一の動作例と異なる点は、第一の動 作状態において、スイッチSW2 がスイッチSW1 より早く OFF される点である。このような動作を行わせる場合、 そしてスイッチSW2 としてTFT のようにゲートードレイ ン間に容量を持つ素子を用いる場合には、スイッチSW2 50 とTFT Q のゲートとの間に、ソース-ドレイン間が短絡

制御されている。

されたTFT をダミースイッチとして接続することができる。

【0032】図3に示した動作例では、制御線CL1とCL2とを共通化することは出来ないが、スイッチSW1とスイッチSW3とは互いに逆動作を行うスイッチであるため、スイッチSW1とスイッチSW3を異なる導電型(極性)のTFTにより構成することにより、制御線CL1とCL3を共通化することができる。

【0033】図4は、図1に示す第一の実施の形態の第三の動作例を示すタイミングチャートである。この動作 10 例では、第一の動作状態(電流記憶状態、行選択期間)において図示された画素が選択され、制御線CL1 によりスイッチSW1 がON、制御線CL2 によりスイッチSW2 がON、制御線CL3 によりスイッチSW3 がOFF となって、図2に示した第一の動作例と同じ動作が行われる。

【0034】次の第二の動作状態(電流供給状態)は、図1に示した画素以外の行が選択された状態であり、制御線CL1 によりスイッチSW1 がOFF、制御線CL2 によりスイッチSW3 がONとなる。

【0035】との状態において、TFT Qのゲート電圧は、第一の動作状態時に容量素子Cに記憶された電圧となり、TFT Qは、スイッチSW3を通して、第一の動作状態で信号線SLより供給された電流を発光素子LED に供給し、発光素子LED を目的階調の輝度で発光させる。

【0036】次の第三の動作状態(電流停止状態)では、図示された画素の行以外の行が選択されている状態において、再び図示された画素の行が選択される前に、制御線CL3によりスイッチSW3をOFFさせる。これにより、発光素子LEDへの電流の供給は停止され、発光素子LEDは動作(発光)しなくなる。

【0037】との第三の動作例では、第一から第三の動 作状態の内、第二の動作状態は発光素子LED が発光して いるのに対し、第一の動作状態は短期間であるが発光素 子LED は発光せず、第三の動作状態は発光しない。これ より、発光素子LED を1フレーム期間の数分の1の期間 のみ発光させるようにすることができる。例えば、発光 素子を1フレーム期間の1/3だけ発光させるようにし た場合、全期間発光させた場合と時間平均での輝度を同 一とするためには、3倍の電流を流すことになる。電流 値が大きくなると、信号線などの配線容量を充電する時 間が短くでき、電流を記憶するのに必要な第一の動作状 態の期間を短縮できる。従って、本動作例は、髙精細 化、大画面化による配線容量の増加に対応できる。ま た、この動作例における第三の動作状態では発光素子が 発光しないため、CRT と似た表示動作となり、残像が残 りにくくなることで、動画の表示が高画質となる。

【0038】との動作例で駆動する場合、スイッチSW1とスイッチSW2とが同一動作であるため、制御線CL1と制御線CL2とを共通化することができる。

12 【0039】この第三の動作例と上記の第二の動作例と を組み合わせることが出来る。すなわち、図に示すタイ ミングチャートに対し、第一の動作状態が終了する前に スイッチSW2 をOFF させるように変更を加えてもよい。 【0040】[第二の実施の形態]図5は、本発明の第 二の実施の形態の1画素の構成を示す回路図である。図 5に示すように、画素2内には、列方向に走る信号線SL と、行方向に走る制御線CL1 ~CL3 、電圧供給線PB1 ~ PB3 が通過しており、そしてTFT Q、スイッチSW1~SW3 、容量素子C 、発光素子LED が配備される。TFT Q の ドレイン又はソースのいずれかの第一端は、電源線PB2 と接続されており、TFT Q のドレインまたはソースのい ずれかの第二端と発光素子LED との間にはスイッチSW3 が、また、前記TFT Q1の第二端と信号線SLとの間にはス イッチSW1 が接続されている。発光素子LED のスイッチ SW3 と反対側の端子は電源線PB1 と接続されている。さ らに、信号線SLとTFT Qのゲート間には、スイッチSW2 が接続され、TFT Qのゲートと電源線PB3 との間には、 容量素子C が接続されている。とこで、スイッチSWI 、

【0041】本実施の形態の第一の動作例のタイミングチャートを図9に示す。本動作例は、第一の動作状態(電流記憶状態、行選択期間)に、ブリチャージ(電圧印加)期間を電流書き込み期間それぞれ含む。このようにブリチャージ期間を設け、ブリチャージ時に適当な電圧を印加することにより、特に低電流値を画素回路に記憶する場合、第一の動作状態の期間を短縮できる。

SW2 、SW3 は、それぞれ制御線CL1 、CL2 、CL3 により

【0042】本実施の形態の第一の動作例では、第一の動作状態のプリチャージ期間において、図示された画素 2 が選択され、スイッチSW1、スイッチSW3をOFF、スイッチSW2をONとし、容量素子CとTFTQのゲートに、信号線SLを通して、プリチャージ電圧を印加する。その後、第一の動作状態の電流書き込み期間において、前記第一、第二の実施の形態と同様に、スイッチSW1、SW2をON、スイッチSW3をOFFとし、信号線SLを通して供給される電流をTFTQのドレイン-ソース間に流すような電圧が、容量素子CとTFTQのゲートに印加されることにより、電流を記憶する。

40 【0043】前記第一の実施の形態の各動作例における第一の動作状態では、電流により容量素子C に電圧を印加するため、その電流値が低い場合、信号線SLの負荷などの影響を受け、TFT Q のゲートや容量素子C に印加される電圧が安定するまで時間がかかる。これより、第一の動作状態は、長期間必要となる。これに対し、本動作例では、第一の動作状態のブリチャージ期間は、TFT Q のゲートや容量素子Cに電圧をブリチャージするため、短時間で駆動でき、そのブリチャージ電圧を、電流書き込み期間においてTFT Q のゲートや容量素子C に印加さ れる電圧と近い適当な電圧とすることで、電流書き込み

期間を短縮できる。との時、第一の動作状態の期間(= プリチャージ期間+電流書き込み期間)を短縮すること ができる。

【0044】第二の動作状態(電流供給状態)は、図示 した行以外の画素が選択された状態であり、前記第一の 実施の形態と同様に、スイッチSW1 、スイッチSW2 をOF F、スイッチSW3 をONとして、記憶した電流をTFT Q よ ... り発光素子LED に供給する。

【0045】本動作例におけるプリチャージ動作は、前 記第一の実施の形態のスイッチング動作のタイミングを 変えず、信号線SLを通して画素2 に印加する信号を変え ることで同様に実現できる。しかし、前記第一の実施の 形態では、前記第一の動作状態のプリチャージ期間にお いて、信号線SLを通してTFT Q のゲートや容量素子Cに 電圧を印加すると、TFT Q のゲートや容量素子C に印加 される電圧は、電流経路が存在するため、信号線SLIC印 加した電圧と異なる電圧となる可能性がある。一方、本 第二の実施の形態では、前記第一の動作状態のプリチャ ージ期間において、スイッチSW2 のみONであることによ り、プリチャージ時に電流経路が存在しないため、TFT Q のゲートや容量素子C に精度の高い電圧をプリチャー ジすることが可能となる利点を持つ。

【0046】また、本動作例の動作過程は、第一の動作 状態におけるスイッチSW1 のOFF からONへのタイミング の変更であり、前記第一の実施の形態の第二、第三動作 例に、本変更を加えることで、従来の利点に加え、本動 作例の持つ利点を備えることができる。一方、本第二の 実施の形態は、前記第一の実施の形態のすべての動作例 を行うこともでき、それに伴う利点も備えている。か つ、前記第一の実施の形態と同様に、それぞれの動作に 30 おいて、適当なトランジスタの導電型の選択や制御線を 共通化することで、画素2の構成を簡単にすることが可 能である。さらに、本第二の実施例の形態の画素回路 は、第一の実施の形態の第一から第三の動作例と同じタ イミングチャートで、第一の実施の形態と同様な動作を 行うことも可能である。

【0047】[第三の実施の形態]図7は、本発明の第 三の実施の形態の1画素の構成を示す回路図である。図 7に示すように、画素2内には、列方向に走る信号線SL と、行方向に走る制御線CL1 ~CL3 、電圧供給線PB1 ~ PB3、PB5 が通過しており、そしてTFT Q1、TFT Q2、ス イッチSW1 ~SW3 、容量素子C 、発光素子LED が配備さ れる。TFT Q1とQ2は直列に接続し、TFT Q2のドレイン又 はソースのTFT Q1と接続していない端は、電源線PB2 と 接続されており、TFT Q1のドレイン又はソースのTFT Q2 と接続していない端と発光素子LED との間にはスイッチ SW3 が、また、前記TFT Q1のTFT Q2と接続していない端 と信号線SLとの間にはスイッチSW1 が接続されている。 発光素子LED のスイッチSW3 と反対側の端子は電源線PB

続していない端とゲート間には、スイッチSW2 が接続さ れ、TFT Q1のゲートと電源線PB3 との間には、容量素子 C が接続され、TFT Q2のゲートには、電圧供給線PB5 が 接続されている。ととで、スイッチSW1 、SW2 、SW3 は、それぞれ制御線CL1、CL2、CL3 により制御されて

【0048】本第三の実施の形態では、電圧供給線PB5 によりバイアスされたTFT Q2が存在する。これにより、 例えば、TFT Q1とTFTQ2 がカスコード接続となり、TFT OLとTFT Q2を共に飽和領域で動作させられるため、飽和 領域におけるTFT Q1のドレインバイアス依存性を改善で きる特徴を備える。

【0049】本第三の実施の形態の動作は、TFT Q2を除 き、前記第一の実施の形態と同じであり、前記第一の実 施の形態それぞれの動作例における利点を得られる。さ らに、本実施の形態は、スイッチの接続を変更すること で、前記第二の実施の形態と同様の動作を実現でき、そ れぞれの動作例における利点を得られる。

【0050】[第四の実施の形態]図8は、本発明の第 四の実施の形態の1画素の構成を示す回路図である。図 8に示すように、画素2内を、列方向に走る信号線SL と、行方向に走る制御線CL1~CL4 、電圧供給線PB1 ~P B4 が通過しており、画素2 内には、TFT Q 、スイッチS W1 ~SW4 、容量素子C 、発光素子LED が配備される。T FT Q のドレイン又はソースのいずれかの第一端は、電 圧供給線PB2 と接続されており、TFT Qのドレイン又は ソースのいずれかの第二端と発光素子LED との間にはス イッチSW3 が、また、前記TFT Q の第二端と信号線SLと の間にはスイッチSW1 が接続されている。発光素子LED のスイッチSW3 と反対側の端子は電圧供給線PB1と接続 されている。そして、スイッチSW4 の一端が発光素子LE D とスイッチSW3 の間に、他の一端が電圧供給線PB4 と 接続されている。さらに、前記TFT Q の第二端とTFT Q のゲート間には、スイッチSW2 が接続され、TFT Q のゲ ートと電圧供給線PB3 との間には、容量素子C が接続さ れている。ここで、スイッチSW1、SW2、SW3、SW4 は、それぞれ制御線CL1 、CL2 、CL3 、CL4 により制御 されている。

【0051】図9は、図8に示す本発明の第四の実施の 形態の動作例を示すタイミングチャートである。この動 作例では、第一の動作状態(電流記憶状態、行選択期 間)において図示された画素が選択され、制御線CL1 に よりスイッチSW1 がON、制御線CL2 によりスイッチSW2 がONとなり、スイッチSW3 とスイッチSW4 は、制御線CL 3 と制御線CL4 により、引き続きそれぞれOFF 、ONとな っている。この状態で、第一の実施の形態の回路に対す る場合と同様に、信号線SLからの電流がTFT Q のドレイ ンーソース間に流れるような電圧が、TFT Q のゲートや 容量素子C に書き込まれると共に、スイッチSW4 によ 1と接続されている。さらに、前記TFT Q1のTFT Q2と接 50 り、発光素子LED の一端に電圧供給線PB4 より電圧が印

加される。この電圧供給線PB4 から発光素子LED に印加される電圧は、発光素子LED が発光しない電圧とする。【0052】次の第二の動作状態(電流供給状態)は、図8に示した画素以外の行が選択された状態であり、制御線CL1 によりスイッチSW1 がOFF、制御線CL2 によりスイッチSW2 がOFF、制御線CL3 によりスイッチSW3 がON、制御線CL4 によりスイッチSW4 がOFF となる。

【0053】この状態において、TFT Qのゲート電圧は、第一の動作状態時に容量素子Cに記憶された電圧となり、TFT Qは、スイッチSW3を通して、第一の動作状 10態で信号線SLより供給された電流を発光素子LED に供給し、発光素子LED を目的階調の輝度で発光させる。

【0054】次の第三の動作状態(電流停止状態)では、図示された画素の行以外の行が選択されている状態において、再び図示された画素の行が選択される前に、制御線CL3によりスイッチSW3をOFFさせ、制御線CL4によりスイッチSW4をONさせる。これにより、発光素子LEDへの電流の供給は停止されると共に発光素子LEDに蓄積されていた電荷は急速に排除され、発光素子LEDは動作(発光)しなくなる。

【0055】本動作は、図4に示した第一の実施の形態の第三の動作例と基本的に同じであるが、スイッチSW4により発光素子LEDに蓄積されていた電荷が強制的に排除されるため、発光素子の発光を発光素子への給電停止と同時に停止させることが可能になり、発光素子の発光期間の制御をより正確に行うことが可能になる。ここで、電圧供給線PB4により印加される電圧は、例えば、電圧供給線PB1により印加される電圧と同じ電圧値にすることができ、その場合、スイッチSW4の一端を電圧供給線PB4ではなく、電圧供給線PB1にすることが可能である。この時、電圧供給線PB4を必要としないため、画素2の構成を簡単にすることができる。

【0056】また、図9に示した動作例では、スイッチSW3 スイッチSW4 とは逆動作を行うスイッチであったが、これをスイッチSW4 が第三の動作状態の開始時の一定時間のみONするスイッチとなるように変更してもよい。

【0057】さらに、本第四の実施の形態に対し、第一の実施の形態の第一、二の動作例に相当する動作を行う ことができる。この場合、スイッチSW4は、スイッチSW40 3の逆動作を行うように動作させる。

【0058】本第四の実施の形態は、上述の第一の実施の形態のみではなく、第二、第三の実施の形態に、それぞれ、スイッチ SW4 と制御線 CL4 を追加することで、本第四の実施の形態の利点を得ることができる。その場合には、つまり、それぞれの実施の形態やその動作が元々備えていた利点を失うことなく、発光素子の発光時間の制御をより正確に行うことが可能になる。

【0059】前記第一から第四の実施の形態のそれぞれの動作において、第一の実施の形態で詳細に述べたよう

に、適当なトランジスタの導電型の選択や制御線を共通化することで、画素2の構成を簡単にすることが可能である。さらに、例えば、容量素子Cの記憶ノードと反対側の端子を電圧供給線PB1又はPB2に接続するようにして電圧供給線PB3を廃止することにより、構成を簡単化できる。一方、第一の動作状態と第二の動作状態における電源線PB3の印加電圧値を変更することで、発光素子に供給する電流を変更することができる。例えば、第二の動作状態における電源線PB3の電圧値を、第一の動作状態における電圧値よりもTFTQがオフする側に変更すれば、ブート効果によりTFTQのゲート電圧も同じ電圧分だけシフトするため、電流を流さない様にすることができる。これにより、動画表示向上のための黒状態の挿入を簡単に行うことができる。

[0060]

【実施例】次に、本発明の実施例について図面を参照して詳細に説明する。ただし、以下では、発光素子にて説明するが、これは電流負荷素子の一例であり、他の電流負荷素子でも適用できる。

20 【0061】[第1の実施例]図10は、本発明の第1 の実施例の1画素の構成を示す。なお、以下の実施例の 画素はすべて、図37に示す表示部における第K 行第M 列の画素であるものとする。本発明の第1の実施例の画 素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電 圧供給線VS1 、制御線CL1(#K) 、制御線CL3(#K) が通過 しており、そしてp-TFT Op、スイッチSW1 ~SW3 、容量 素子C 、発光素子LED が配備されている。p-TFT Qpのソ ースは電源線VCC に接続され、そのドレインは、スイッ チSW1 ~SW3 の一端に接続されている。そして、スイッ チSW1 の他端は信号線SL (#M) に、スイッチSW2 の他端 はp-TFT Qpのゲートに、スイッチSW3 の他端は発光素子 LED の陽極にそれぞれ接続されている。スイッチSW1、 SW2 は制御線CL1(#K) の信号により制御され、スイッチ SW3 は制御線CL3(#K) の信号により制御される。発光素 子LED の陰極は接地線CND と接続され、容量素子C の一 端はp-TFT Qpのゲートに、その他端は電圧供給線VS1 に 接続されている。電圧供給線VS1 の電圧は一定とする。 【0062】本実施例の動作について、以下に説明す る。本実施例の第一の動作状態を図11に、第二の動作 状態を図12に、動作のタイミングチャートを図13に 示す。本実施例の第一の動作状態(電流記憶状態、行選 択期間)は、表示装置中のK 行目が選択された状態であ り、制御線CL1(#K) により、スイッチSW1 、スイッチSW 2 がONとなり、制御線CL3(#K) により、スイッチSW3 が OFF となる。また、信号線SL (#M) には、発光素子LED の電流-輝度特性に従って目的の階調に対応する電流が 供給されている。即ち、図11に示すように、電源線vc

50 【0063】 この第一の動作状態において、p-TFT Qp

I が流れる。

C からp-TFT Qpを通って信号線SL (#M) に向かって電流

は、ドレインーゲート間がスイッチSW2 により短絡されているため飽和領域で動作する。一方、スイッチSW3 がOFF されているため、発光素子LED には電流が流れず、発光素子LED は動作(発光)しない。信号線SL(州)から供給された電流は、p-TFT Qpに流れ、p-TFT Qpのゲート電圧は、p-TFT Qpの持つ電流能力に従って、前記電流をドレインーソース間に流すような電圧に設定される。この時、発光素子LED が持つ容量は、p-TFT Qpに電流を流す動作と無関係となり、信号線SL(州)からの電流によって充放電する必要がなくなるため、p-TFT Qpのゲート電圧は、速やかに設定される。

【0064】本実施例の第二の動作状態(電流供給状態)は、表示装置中のK 行目以外が選択された状態であり、制御線CL1(#K) の信号によりスイッチSW1、SW2 がOFF、制御線CL3(#K) の信号によりスイッチSW3 がONとなる。

【0065】との動作状態において、p-TFT Qpのゲート電圧は、容量素子C によって第一の動作状態時のゲート電圧が保持されているため、第一の動作状態のp-TFT Qpのゲートーソース間電圧と同じである。p-TFT Qpは、ス 20イッチSW3 を通して、第一の動作状態で信号線SL(#M)より供給された電流を、発光素子LED に供給するので、発光素子LED は、目的の階調の輝度となるような動作を行う(発光する)。即ち、この時、図9に示すように、電源線VCC からp-TFT Qp、発光素子LED を通って接地線 QND に向かって図11のときと同じ電流I が流れる。本第1の動作例では、上述のように電流を記憶するTFT と発光素子LED に電流を供給するTFT が同じであるため、高い精度の電流を記憶・供給することが可能となる。

【0066】[第2の実施例]図14は、本発明の第2 の実施例の画素の構成を示す回路図である。この第2の 実施例は、第1 の実施例に対し、電流を供給するTFT の チャネル型をpチャネル型からnチャネル型に変えたも のである。すなわち、第1の実施例のp-TFT に代えてn チャネル型TFT (以下、n-TFT )が用いられている。 本発明の第2の実施例の画素2 には、信号線SL(#M)、電 源線VCC 、接地線GND 、電圧供給線VS1、制御線CL1(#K) 、制御線CL3(#K) が通過しており、n-TFT Qn、スイッ チSW1 ~SW3 、容量素子C 、発光素子LED が配備されて いる。n-TFT Qnのソースは接地線QND に接続され、その ドレインは、スイッチSW1 ~SW3 の一端に接続されてい る。そして、スイッチSW1 の他端は信号線SL(#M)に、ス イッチSW2 の他端はn-TFTQnのゲートに、スイッチSW3 の他端は発光素子LED の陰極にそれぞれ接続されてい る。スイッチSW1 、SW2 は制御線CL1(#K) の信号により 制御され、スイッチSW3 は制御線CL3(#K) の信号により 制御される。発光素子LED の陽極は電源線VCCに接続さ れ、容量素子C の一端はn-TFT Qnのゲートに、その他端 は電圧供給線VS1 に接続されている。電圧供給線VS1 の

電圧は、一定である。

【0067】本実施例において、制御のタイミングチャートは、図13に示した第1の実施例と同じであり、そして、本実施例回路は、第1の実施例と同様の動作を行い、同様の利点を持つ。

【0068】[第3の実施例]図15は、本発明の第3の実施例の画素の構成を示す回路図であり、図16は、その動作を示すタイミングチャートである。

【0069】本実施例の画素2内には、信号線SL(#M)、電源線VCC、接地線GND、電圧供給線VS1、制御線CL1 (#K) が通過しており、そしてp-TFT Qp1、p-TFT Qp2、n-TFT Qn1、n-TFT Qn2、容量素子C、発光素子LED が配備されている。本実施例は、第1の実施例に対し、スイッチSW1 としてn-TFT Qn1を、スイッチSW2 としてn-TFT Qn2を、スイッチSW3としてp-TFT Qp2を用いたものである(但し、第1の実施例におけるp-TFT Qp3を用いたものである(但し、第1の実施例におけるp-TFT Qp3を用いたものである(たびっている)。図16に示したタイミングチャートに従って行われる動作は、第1の実施例の場合と同様である。ただし、本実施例のように構成することにより、制御線を1本にすることができる。

【0070】[第4の実施例]図17は、本発明の第4の実施例の画素の構成を示す回路図であり、図18は、その動作を示すタイミングチャートである。

【0071】本実施例の画素2 には、信号線SL(#M)、電

源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(# の 、制御線CL2(#K) が通過しており、そしてp-TFT Op1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、容量素子C 、発光素子LED が配備されている。先の第3の実施例 とは、制御線CL2 (#K)が追加され、n-TFT Qn2 のゲー トが制御線CL2 (#K)によって制御される点が異なる。 30 図18に示したタイミングチャートに従って行われる動 作は、先の第3の実施例と基本的に同じである(図16 参照)。但し、本実施例においては、図18のタイミン グチャートに示されるように、制御線CL2 (#K)によっ てn-TFT Qn2 を先にOFF させ、その後に制御線CL1 (# K) によってp-TFT Qp2 、n-TFT Qn1 をQN、OFF させて いる。このように動作させることにより、p-TFT Op2 や n-TFT Qn1 のON/OFF 動作に伴うノイズが、p-TFT Qp1 のゲートに伝達されるのを防止することができ、このた め、さらに精度の高い電流をp-TFT Qp1 より発光素子LE Dに供給することが可能になる。

【0072】[第5の実施例]図19は、本発明の第5の実施例の画素の構成を示す回路図であり、図20は、その動作を示すタイミングチャートである。

【0073】本実施例の画素2 には、信号線SL(#M)、電源線VCC、接地線GND、電圧供給線VS1、制御線CL1(#K)、制御線CL2(#K)、制御線CL2(#K)が通過しており、そしてp-TFT Qp1、p-TFT Qp2、n-TFT Qp1、n-TFT Qp2、n-TFT Qp3、容量素子C、発光素子LEDが配備されている。先の第4の実施例(図17参照)とは、制50 御線CL2B(#K)と、制御線CL2B(#K)で制御されるn-TF

T Qn3 が追加されている点が異なる。n-TFT Qn3 は、ソ ースードレイン間が短絡され、n-TFT Qn2 のゲート長 (L)と幅(W)の比(W/L)に対し適当なゲート長と 幅の比をもち、p-TFTQp1 のゲートとn-TFT Qn2 のドレ イン(又はソース)間に接続される。n-TFT Qn2 には容 量(ゲート-ドレイン(又はソース)間容量)が付いて いるために、n-TFT Qn2 がONからOFF に転じる際には蓄 積されていた電荷の移動が生じp-TFT Qp1 のゲート電位 が乱される。n-TFT Qn3 は、この電荷の移動をキャンセ ルしてp-TFT Qp1 のゲートに生じる電圧誤差を補償する ためのものであって、n-TFT Qn2のゲートードレイン

(又はソース)間容量と同等の容量を有し、n-TFT Qn2 の制御線CL2 (#K)の反転信号が伝達される制御線CL2B (#K)によって制御される。多くの場合、n-TFT Qn3 の ゲート長と幅の比は、n-TFT Qn2 のゲート長と幅の比の 1/2とするが、タイミング条件等の影響によりこの比 の値は変わる可能性がある。このn-TFT Qn3 を有する本 実施例によれば、より精度の高い電流をp-TFTQp1 によ り発光素子LED に供給することが可能になる。

【0074】[第6の実施例]第6の実施例は、第3の 実施例(図15参照)の全TFT のチャネル型を反転させ たものである。従って、本実施例の動作のタイミングチ ャートは、図16に示す第3の実施例のタイミングチャ ートに対し、制御線CL1(#K) 、CL1(#(K+1)) の信号を反 転させたものとなる。

【0075】[第7の実施例]第7の実施例は、第4の 実施例(図17参照)の全TFT のチャネル型を反転させ たものである。従って、本実施例の動作のタイミングチ ャートは、図18に示す第4の実施例のタイミングチャ ートに対し、制御線CL1(#K) 、CL1(#(K+1)) 、CL2(#K) 、CL2(#(K+1)) の信号を反転させたものとなる。

【0076】[第8の実施例]第8の実施例は、第5の 実施例(図19参照)の全TFT のチャネル型を反転させ たものである。従って、本実施例の動作のタイミングチ ャートは、図20に示す第5の実施例のタイミングチャ ートに対し、制御線CL1(#K) 、CL1(#(K+1)) 、CL2(#K) 、CL2(#(K+1)) 、CL2B(#K)、CL2B(#(K+1))の信号を反 転させたものとなる。

【0077】[ 第9の実施例]図21は、本発明の第9 の実施例の動作を示すタイミングチャートである。この 実施例において用いられる表示装置の画素の構成は、図 10に示される第1の実施例と同じである。

【0078】本実施例の第一の動作状態(電流記憶状 態、行選択期間)は、表示装置中のK行目が選択された 状態であり、制御線CL1(#K) により、スイッチSW1 、ス イッチSW2 がONとなり、制御線CL3(#K) により、スイッ チSW3 がOFF となる。また、信号線SL(#M)には、発光素 子LED の電流-輝度特性に従って目的とした階調に対応 する電流が供給されている。

0~図13を参照して説明した第1の実施例のそれと同 じであるので、詳細な説明は省略する。

【0080】本実施例の第二の動作状態(電流供給状 態)は、表示装置中のK 行目以外が選択された状態であ り、制御線CL1(#K) により、スイッチSWI 、スイッチSW 2 がOFF 、制御線CL3(#K) により、スイッチSW3 がONと

【0081】 この第二の動作状態において、p-TFT Opの ゲート電圧は、容量素子C によって、第一の動作状態時 のゲート電圧が保持されているため、p-TFT Qpのゲート - ソース間電圧は、第一の動作状態と同じである。との 時、p-TFT Qpは、第一の動作状態で信号線SL(#M)より 供給された電流を、スイッチSW3 を通して発光素子LED に供給するので、発光素子LED は、目的の階調の輝度と なるような動作を行う(発光する)。

【0082】本実施例の第三の動作状態(電流停止状 態)は、第一の動作状態が開始する前の第二の動作状態 の一部の期間を、制御線CL1(#K) によりスイッチSW1、 スイッチSW2 をOFF 状態に維持したまま、制御線CL3(# K) によりスイッチSW3 をOFF としたものである。この 期間では、スイッチSW3 がOFF しているため、発光素子 LED に電流は供給されず、発光素子LED は動作(発光) しない。

【0083】本実施例によれば、前記第1~8の実施例 の、髙速に電流を記憶でき、記憶した電流を髙い精度で 発光素子LED に供給できる効果に加え、次の効果も期待 できる。すなわち、本実施例では、第一から第三の動作 状態の内、第二の動作状態は、発光素子LED が発光して いるのに対し、第一の動作状態は、短期間であるが発光 素子LED は発光せず、第三の動作状態は、発光しない。 これより、表示装置として時間平均した輝度は、第一の 動作状態の期間をT1、第二の動作状態の期間をT2、第三 の動作状態の期間をT3とすれば、第二の動作状態におけ る輝度のT2/(T1+T2+T3)倍となる。例えば、選択期 間と制御の段数(行数)の積である1フレーム期間をT とし、T1=0.005T、T2=0.25T、T3=0.7 45T とした場合、表示装置としての輝度は、第二の動 作状態の輝度の0.25倍となる。そのため、本実施例 では、第二の動作状態での発光素子LED の輝度は、第三 の動作状態がない動作例の輝度の約4倍を必要とする。 よって、発光素子LED の電流-輝度特性が比例関係にあ るとすると、電流を4倍流す必要がある。従って、本実 施例では第三の動作状態が存在することにより、他の実 施例に比較して発光素子LED に流す電流値を大きくでき る。このため、信号線などの配線容量に充電する時間が 短くでき、電流を記憶するのに必要な第一の動作状態の 期間を短縮できる。従って、本実施例は、髙精細化、大 画面化による配線容量の増加と選択時間の短縮に対応で きる。また、本実施例における第三の動作状態では発光 【0079】との第一の動作状態における動作は、図1 50 素子LED が発光しないため、CRT と似た表示動作とな

り、残像が残りにくくなることで、動画の表示が高画質となる。

【0084】[第10の実施例]図22は、本発明の第10の実施例の画素の構成を示す回路図である。本実施例の画素2には、信号線SL(#M)、電源線VCC、接地線CND、電圧供給線VS1、制御線CL1(#K)、制御線CL3(#K)が通過しており、そしてp-TFT Qp1、p-TFT Qp2、n-TFT Qn1、n-TFT Qn2、容量素子C、発光素子LEDが配備されている。本実施例の画素2は、第3の実施例(図12参照)の画素に対し、制御線CL3(#K)を追加し、これによりp-TFT Qp2を制御するようにしたものである。図23は、本実施例の動作を示すタイミングチャートであるが、これは、図21に示した第9の実施例の制御線CL3(#K)、CL3(#(K+1))の信号を反転させたものであり、本実施例回路の動作自体は、第9の実施例と同様である。

【0085】[第11の実施例]図24は、本発明の第11の実施例の画素の構成を示す回路図であり、図25は、その動作を示すタイミングチャートである。本実施例の画素2には、信号線SL(#M)、電源線VCC、接地線20 GND、電圧供給線VS1、制御線CL1(#K)、制御線CL2(#K)、制御線CL3(#K)が通過しており、そしてp-TFT Qp1、p-TFT Qp2、n-TFT Qn1、n-TFT Qn2、容量素子C、発光素子LEDが配備されている。本実施例の画素2は、第10の実施例(図22参照)の画素に対し、制御線CL2(#K)を追加し、これによりn-TFT Qn2を制御するようにしたものである。

【0086】図25に示したタイミングチャートに従って行われる動作は、図23に示した第10の実施例の動作と図17に示した第4の実施例の動作とを組み合わせたものである。すなわち、制御線CL2(#K)によってn-TFT Qn2を先にOFFさせ、その後制御線CL1(#K)、CL3(#K)によってn-TFT Qn1、p-TFT Qp2をOFF、ONさせて、p-TFT Qn1やn-TFT Qp2のON/OFF動作に伴うノイズがp-TFT Qp1のゲート端子に伝達されないようにした上で第二の動作状態に移行し、その後に第三の動作状態(p-TFT Qp2がOFF)が実行される。

[0087] [第12の実施例]図26は、本発明の第12の実施例の画素の構成を示す回路図であり、図27は、その動作を示すタイミングチャートである。本実施40例の画素2には、信号線SL(#M)、電源線VCC、接地線GND、電圧供給線VS1、制御線CL1(#K)、制御線CL2(#K)、制御線CL2(#K)、制御線CL2(#K)、制御線CL2(#K)、制御線CL3(#K)が通過しており、そしてp-TFT Qp1、p-TFT Qp2、n-TFT Qn1、n-TFT Qn2、n-TFT Qn3、容量素子C、発光素子LEDが配備されている。本実施例の画素では、図24に示した第11の実施例の画素に対し、制御線CL3(#K)で制御されるn-TFT Qn3が追加されている。本実施例は、前記第11の実施例(図24参照)の画素に対し、制御線CL28(#K)と制御線CL28(#K)により制御さ50

れるn-TFT Qn3 を追加したものであり、前記第110実施例と前記第5の実施例(図19参照)を組み合わせたものである。

22

【0088】図27に示したタイミングチャートに従って行われる動作は、図25に示した第11の実施例と図20に示した第5の実施例を組み合わせたもので、制御線CL2 (#K)により動作するp-TFT Qn2 のスイッチングノイズをn-TFT Qn3 により吸収する特徴を備える。

【0089】上述の第9~12の実施例にそれぞれにお 10 いて、前記第1の実施例に対する第2の実施例や、前記 第3~5の実施例に対する第6~8の実施例のように、 TFTの極性を変更したものも実施例として考えられる。 その場合、前記第3~5の実施例に対する第6~8の実 施例のように、スイッチTFT を用いている場合には、TF Tの極性を変更すると共に、制御線の信号を反転する。 【0090】[第13の実施例]図28は、本発明の第 13の実施例の画素の構成を示す回路図である。本実施 例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GN D 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) 、制御線CL3(#K) が通過しており、そしてp-TFTQp、ス イッチSW1 ~SW3 、容量素子C 、発光素子LED が配備さ れている。p-TFTQpのソースは電源線VCC に接続されて おり、p-TFT Qpのドレインと発光素子LEDの陽極との間 には制御線CL3 (#K)によって制御されるスイッチSW3 が、また、p-TFT Qpのドレインと信号線SLとの間には制 御線CL1 (#)によって制御されるスイッチSW1 が接続 されている。発光素子LED の陰極は接地線GND に接続さ れている。さらに、信号線SLとp-TFT Qpのゲート間に は、制御線CL2 (#K)によって制御されるスイッチSW2 が接続され、またp-TFT Qpのゲートと電圧供給線VS1 と の間には、容量素子C が接続されている。本第13の実 施例の動作について、以下に説明する。本実施例の動作 のタイミングチャートを図29に示す。

【0091】本実施例の第一の動作状態(電流記憶状 態、行選択期間)は、K 行目が選択された状態であり、 2つの期間より構成される。第一の期間 (プリチャージ 期間)は、制御線CL1 (#K)によりスイッチSW1 がOF F 、制御線CL2 (#K) によりスイッチSW2 がON、制御線 CL3 (#K) によりスイッチSW3 がOFF となる。本期間に おいて、p-TFT Qpのゲートには、信号線SL (#M) を通 し、適当な電圧が印加される。第二の期間(電流書き込 み期間)は、制御線CL1 (#K)によりスイッチSW1をON とし、スイッチSW2 、SW3 は、第一の期間から変えな い。本期間において、p-TFT Qpには、信号線SL (#K) を 通し、階調に相当する電流が印加され、p-TFTOpのゲー ト電圧は、前記電流がドレインーソース間に流れる電圧 に設定され、前記電圧を容量素子C が保持(記憶)す る。本電流書き込み期間は、前記実施例1~12の第一 の動作状態に相当する。

0 【0092】本実施例の第二の動作状態(電流供給状

24 域で動作させられるため、飽和領域におけるp-TFT Qp1

態)は、表示装置中のK 行目以外が選択された状態であ り、制御線CL1(#K) の信号によりスイッチSW1 、SW2 が OFF 、制御線CL3(#K) の信号によりスイッチSW3 がONと なる。本動作状態において、前記実施例1~12の第二 の動作状態と同様に、p-TFT Qp は、発光素子ELD に第 一の動作状態で記憶した電流を供給する。

【0093】本実施例は、第一の動作状態において、p-TFT Op のゲートに電圧を印加するプリチャージ期間を 備えてとを特徴とする。プリチャージ期間に適当なプリ チャージ電圧をp-TFT Qpのゲートに印加しておくこと で、電流書き込み期間を補正程度のための短時間にする ことができ、第一の動作状態の期間(プリチャージ期間 +電流書き込み期間)を短縮することができる。実施例 1~12においても、同様なプリチャージ期間を設ける 第一の動作状態を実現できるが、プリチャージ期間に電 流経路が残る。これに対し、本実施例は、プリチャージ 期間においてスイッチSW1 をOFF にすることで、電流経 路が残らず、電圧を高い精度で印加できる。

【0094】ここで、本第13の実施例の構成は、前記 第1の実施例のスイッチSW2 の接続を変更したものであ るため、前記第1~12の実施例において、本第13の 実施例のようにスイッチSW2 の配置を変更した発明も同 様に実現できる。図30に、前記第三の実施例(図1 5) からスイッチSW2 の接続を本第13の実施例のよう に変更した例を示す。とれらの変更された回路は、前記 第1~12の実施例やプリチャージ動作を含む本第13 の実施例の動作を、それぞれの利点を備えたまま行うと とが可能である。

【0095】[第14の実施例]図31は、本発明の第 14の実施例の画素の構成を示す回路図である。本実施 30 例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GN D、電圧供給線VS1、VS3、制御線CL1(#K)、制御線CL 3(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、スイッチSW1 ~SW3 、容量素子C 、発光素子LED が 配備されている。p-TFT Qp1 のソースは、p-TFT Qp2 を 通して、電源線VCC に接続されており、p-TFT Qp1 のド レインと発光素子LED の陽極との間には制御線CL3 (# K) によって制御されるスイッチSW3 が、また、p-TFT Q p1 のドレインと信号線SL(#M)との間には制御線CL1 (#K) によって制御されるスイッチSW1 が接続されてい 40 る。発光素子LED の陰極は接地線QND に接続されてい る。さらに、p-TFT Qp1 のゲートードレイン間には、制 御線CL1 (#K)によって制御されるスイッチSW2 が接続 され、p-TFT Qp1のゲートと電圧供給線VS1 との間に は、容量素子C が接続され、p-TFT Qp2 のゲートには電 圧供給線VS3 が接続されている。

【0096】本第14の実施例の動作は、前記第1の実 施例と同じである。ただし、本実施例には、電圧供給線 VS3 によりバイアスされたp-TFT Qp2 が存在する。これ

のドレイン電圧依存性を改善できる特徴を備える。 【0097】ここで、本第14の実施例の構成は、前記 第1の実施例に、p-TFT Qp2 を加えたものであるため、 前記第1~12の実施例において、本第14の実施例の ようにp-TFT を付け加える発明も同様に実現できる。図 32に、前記第10の実施例(図22)からp-TFT Qp3 を追加した例を示す。さらに、前記第13の実施例に、

本第14の実施例のようにp-TFT を付け加えたものも同 様に実現できる。

【0098】[第15の実施例]図33は、本発明の第 15の実施例の画素の構成を示す回路図であり、図34 は、本実施例の動作を示すタイミングチャートである。 本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接 地線GND 、電圧供給線VS1 、電圧供給線VS2 、制御線CL 1(#K) 、制御線CL3(#K) 、制御線CL4(#K) が通過してお り、そしてp-TFTQp、スイッチSW1 ~SW4 、容量素子C 、発光素子LED が配備されている。p-TFTQpのソースは 電源線VCC に接続されており、p-TFT Qpのドレインと発 光素子LEDの陽極との間には制御線CL3 (#K)によって 制御されるスイッチSW3 が、また、p-TFT Qpのドレイン と信号線SL(M)との間には制御線CL1 によって制御さ れるスイッチSW1 が接続されている。発光素子LED の陰 極は接地線QND に接続されている。そして、発光素子LE D の陽極と電圧供給線VS2 との間には制御線CL4 (#K) によって制御されるスイッチSW4 が接続されている。さ らに、p-TFT Qpのドレインーゲート間には、制御線CL1 (#K)によって制御されるスイッチSW2 が接続され、ま たp-TFT Opのゲートと電圧供給線VS1 との間には、容量 素子C が接続されている。

【0099】図34における本実施例の第一の動作状態 (電流記憶状態、行選択期間)では、表示装置中のK 行 目が選択された状態であり、制御線CL1(#K) により、ス イッチSW1 、スイッチSW2 はON、制御線CL3(#K) によ り、スイッチSW3 はOFF 、制御線CL4(#K) により、スイ ッチSW4 はONとなる(ただし、本動作状態において、ス イッチSW4 は、ON/OFF どちらでも動作可である。)。 また、信号線SL(#M)には、発光素子LED の電流 - 輝度特 性に従って目的の階調に対応する電流が供給されてい る。本第一の動作状態において、p-TFT Qpのゲートは、 信号線SL(#M)を通して供給される電流をp-TFT Qpのド レイン-ソース間に流す電圧となる。

【0100】本実施例の第二の動作状態(電流供給状 態)は、表示装置中のK 行目以外が選択された状態であ り、制御線CL1(#K) により、スイッチSW1 、スイッチSW 2 はOFF 、制御線CL3(#K) により、スイッチSW3 がON、 制御線CL4(#K) により、スイッチSW4 がOFF となる。こ の第二の動作状態において、p-TFT Qpのゲート電圧は、 容量素子C によって、第一の動作状態時のゲート電圧が により、例えば、p-TFT Qp1 とp-TFT Qp2 を共に飽和領 50 保持されているため、p-TFT Qpのゲートーソース間電圧

は、第一の動作状態と同じである。この時、第一の動作 状態で信号線SL(#M)より供給された電流を、スイッチSW 3 を通して発光素子LED に供給するので、発光素子LED は、目的の階調の輝度となるような動作(発光)を行 う。

【0101】本実施例の第三の動作状態(電流停止状態)は、表示装置中のK行目以外の行が選択された状態であり、制御線CL1(#K)によりスイッチSW1とスイッチSW2はOFF状態に維持されたまま、制御線CL3(#K)によりスイッチSW3はOFFに、制御線CL4(#K)によりスイッチSW4はONになされる期間である。この動作状態の開始時に、スイッチSW3がOFF、スイッチSW4がONとなり、発光素子LEDに電流は供給されず、発光素子の陽極には電圧VS2が印加される。電圧VS2を発光素子LEDの動作電圧よりも低くすると、本動作状態の開始時に、発光素子LEDは、瞬時に動作(発光)しなくなる。

【0102】本実施例によれば、他の実施例と同様に、 高速に電流を記憶でき、記憶した電流を高い精度で発光 素子LED に供給できる。

【0103】また、本実施例によれば、第9~第12の 20 実施例と同様に、信号線に流れ、発光素子LED に流す電流値を大きくできるため、信号線などの配線容量に充電する時間が短くでき、電流を記憶するのに必要な第一の動作状態の期間を短縮できる。従って、本実施例は、高精細化、大画面化による配線容量素子C の増加と選択時間の短縮に対応できる。

【0104】さらに、本実施例では、スイッチSW4を設 け、第三の動作状態の開始時にONさせて発光素子LED に 電圧 VS2 を印加することで、瞬時に発光を停止させる ことができる。第9~第12の実施例では、スイッチSW 30 3 により電流経路が遮断されても、発光素子自身が持つ 容量に蓄積されている電荷が存在するため、発光素子に は電流が流れ、その電圧が十分低くなるまで、発光素子 は、動作(発光)する。この発光は、第二の動作状態で の輝度と、それぞれの動作状態の期間により表示装置の 輝度を決める場合の誤差原因となる。一方、本実施例で は、スイッチSW4により、瞬時に発光を停止させること ができるため、第二の動作状態での輝度と、第一、第 二、第三の動作状態の期間により、高い精度で表示装置 の輝度を決めることができる。また、第9~第12の実 40 施例と同様に、第三の動作状態において発光が停止する ため、CRT と似た表示動作となり、動画の表示が高画質

【0105】ここで、本第15の実施例の構成は、前記第1の実施例(図10)に、スイッチSW4 と制御線CL4 (#K)と電源供給線VS2 とを加えたものであるため、前記第1~12の実施例において、本第15の実施例のようにスイッチSW4 又はTFT とその制御線を付け加える発明も同様に実現できる。図35に、前記第3の実施例

を示し、図36に、前記第10の実施例に(図22)に n-TFT Qn3、電圧供給線VS2 を追加した例を示す。さら に、前記第13、第14の実施例にスイッチSW4(又は スイッチ動作を行うTFT)を付け加えることで、前記第13、第14の実施例の特徴に加え、本実施例と同じ特徴を持つものを同様に実現できる。

【0106】本第15の実施例における、電圧供給線VS2は、第三の動作状態に瞬時に発光を停止させるための電圧値を持てばよい。従って、例えば、接地線GNDと共通化することにより、本実施例の画素2の構成を簡単にすることができる。

【0107】[第16の実施例]前記第1~第15の実施例において、一端がTFTのゲートに接続している容量素子の一端に接続している電圧供給線VS1は、一定電圧として考えているため、前記電圧供給線VS1として電源線VCCや接地線CNDを使用することが可能であり、その場合構成を簡略化できる。また、電圧供給線VS1は、第一の動作状態と他の動作状態において電圧値を変えることで、発光素子に供給する電流値を変更することが可能である。

【0108】例えば、前記電圧供給線VS1の電圧を、第一の動作状態の電圧値から前記TFTがオフする程度電圧をシフトすることで、ブート効果により、前記TFTをオフすることが可能となる。本動作を発光表示装置において全体におこなったり、1ラインごとに行ったりすれば、全体を、又は、1ラインごとに黒表示(発光素子を動作させない状態)にすることが可能となる。

【0109】以上好ましい実施の形態、実施例について 説明したが、本発明はこれらに限定されるものではな く、本発明の要旨を逸脱しない範囲内において適宜の変 更が可能なものである。例えば、前述のように、発光素 子以外の無機ELや発光ダイオード等の有機EL素子以外の 素子であってもよく、より一般的な電流負荷素子でよ い。また、発光素子の電流経路に挿入される第三のスイ ッチ(SW3 )は発光素子の駆動トランジスタ側ではなく 電源線(または接地線)側であってもよい。さらに、実 施例では、第四のスイッチ(SW4 )は、第三のスイッチ が早期にOFF される場合のみに設置されていたが、第三 のスイッチが第一のスイッチのON時にOFF される表示装 置に設置されてもよい。さらに、本発明に使用している スイッチは、TFT に特定しているものではない。また、 スイッチは、基本的にスイッチの動作で規定しており、 構成を簡単にできる例を前記実施例において説明してい るが、動作を満たせば、スイッチに使用されるトランジ スタの極性は限定されない。

#### [0110]

記第1~12の実施例において、本第15の実施例のよ 【発明の効果】第一の効果は、精度の高い電流を電流負 うにスイッチSW4 又はTFT とその制御線を付け加える発 荷素子に供給できる点である。その理由は、第1に、電 明も同様に実現できる。図35に、前記第3の実施例 流により信号線に信号を与えるようにすると共に信号線 (図15)にn-TFT Qn3、電圧供給線VS2 を追加した例 50 に流れる電流を記憶するトランジスタと電流負荷素子の 電流を供給するトランジスタとを同じものとしたことで、トランジスタの特性ばらつきに電流負荷素子の動作の程度が影響されなくなったからであり、第2に、電流負荷素子に電流を供給しない状態で信号線からの電流を記憶するため正確に信号線からの電流を記憶できるためである。

【図12】本発明の く、高精細化に対応できる点である。その理由は、電流 を記憶する状態では、電流を記憶するトランジスタと電 流負荷素子の間のスイッチがOFFとなるため、発光素子 10 グチャートである。 の大きな負荷(並列の容量と抵抗)に影響されることな く、電流を記憶させる動作が可能であるためである。

【0112】また、スイッチSW2 をスイッチSW1 より早くOFF させる実施例によれば、スイッチSW1 が変動する際に発生するノイズが発光素子を駆動するTFT のゲートに伝達されないようにすることができ、発光素子により高い精度の電流を供給することが可能になる。

【0113】さらに、スイッチSMZを、信号線と電流をである。 供給するトランジスタのゲートの間に挿入する実施例に 【図18】本発明のよれば、精度の高いプリチャーシ動作が可能となり、電 20 グチャートである。 流を記憶する期間を短縮することができる。 【図19】本発明の

【0114】そして、電流を供給するトランジスタと電源線との間にトランジスタを入れる実施例によれば、そのトランジスタのゲートに適当なバイアスをかけることで、電流を供給するトランジスタのドレイン電流のドレイン電圧依存性を改善でき、精度の高い電流を電流負荷素子に供給することが可能となる。

【0115】また、電流負荷素子が発光素子の場合に は、画素の非選択期間中に、発光素子に電流を流さない 動作状態を設ける実施例によれば、記憶させる電流値を 30 ングチャートである。 大きくして電流を記憶させる動作をより短時間で行うことが可能になる上に、動作がCRT 的になり残像が残りに くくなるため、動画表示を高画質にできる。 【図25】本発明の象

【図面の簡単な説明】

【図1】本発明の第一の実施の形態の画素の構成を示す 図である。

【図2】本発明の第一の実施の形態の動作例を示すタイミングチャート(その1)である。

【図3】本発明の第一の実施の形態の動作例を示すタイミングチャート(その2)である。

【図4】本発明の第一の実施の形態の動作例を示すタイミングチャート(その3)である。

【図5】本発明の第二の実施の形態の画素の構成を示す 図である。

【図6】本発明の第二の実施の形態の動作例を示すタイミングチャートである。

【図7】本発明の第三の実施の形態の画素の構成を示す 図である。

【図8】本発明の第四の実施の形態の画素の構成を示す 図である。 【図9】本発明の第四の実施の形態の動作例を示すタイミングチャートである。

28

【図10】本発明の第1の実施例の画素の構成を示す図 である。

【図11】本発明の第1の実施例の動作説明図(その1)である。

【図12】本発明の第1の実施例の動作説明図(その2)である。

【図13】本発明の第1の実施例の動作を示すタイミングチャートである。

【図14】本発明の第2の実施例の画素の構成を示す図である。

【図15】本発明の第3の実施例の画素の構成を示す図である。

【図16】本発明の第3の実施例の動作を示すタイミングチャートである。

【図17】本発明の第4の実施例の画素の構成を示す図である。

【図18】本発明の第4の実施例の動作を示すタイミングチャートである。

【図19】本発明の第5の実施例の画素の構成を示す図である。

【図20】本発明の第5の実施例の動作を示すタイミングチャートである。

【図21】本発明の第9の実施例の動作を示すタイミングチャートである。

【図22】本発明の第10の実施例の画素の構成を示す 図である。

【図23】本発明の第10の実施例の動作を示すタイミ ·
) ングチャートである。

【図24】本発明の第11の実施例の画素の構成を示す 図である。

【図25】本発明の第11の実施例の動作を示すタイミングチャートである。

【図26】本発明の第12の実施例の画素の構成を示す 図である。

【図27】本発明の第12の実施例の動作を示すタイミングチャートである。

【図28】本発明の第13の実施例の画素の構成を示す 40 図(その1)である。

【図29】本発明の第13の実施例の動作を示すタイミングチャートである。

【図30】本発明の第13の実施例の画素の構成を示す図(その2)である。

【図31】本発明の第14の実施例の画素の構成を示す図(その1)である。

【図32】本発明の第14の実施例の画素の構成を示す図(その2)である。

【図33】本発明の第15の実施例の画素の構成を示す 50 図(その1)である。

【図34】本発明の第15の実施例の動作を示すタイミングチャートである。

【図35】本発明の第15の実施例の画素の構成を示す図(その2)である。

【図36】本発明の第15の実施例の画素の構成を示す図(その3)である。

【図37】発光表示装置の表示部の概略平面図である。

【図38】第一の従来例の画素の構成を示す図である。

【図39】第二の従来例の画素の構成を示す図である。

【図40】第三の従来例の画素の構成を示す図である。

【符号の説明】

#### 1 表示装置部

#### 2 画素

\*C 容量素子

CL、CL1~CL4 制御線

GND 接地線

LED 発光素子

PB1~PB3、VCC 電源線

Q, Q1, Q2 TFT

Qn、Qnl~Qn4 n-TFT(nチャネル型TFT)

30

Qp、Qp1~Qp4 p-TFT(pチャネル型TF

10 T)

SL 信号線

SW, SW1~SW4 スイッチ


\*

\_ •

【図1】


【図2】

【図5】




2: 函表 C: 容量素子 CL1~ CL3: 何物線 LED: 免光素子 PB1~ PB3: 電路線 SL: 信号線


【図6】



【図4】




【図7】




PB5:電車線

【図8】




2: 国宗 C: 容量索子 CL1~ CL4: 制御線 LED: 宏光索子 PB1~ PB4: 電源線 SL: 信号線


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図18】




【図20】




【図17】



【図19】





[図21]



【図22】

【図23】







第一の動作状態 T1 第二の整作状態 T2 第三の動作状態 T3 OFF

CL1 #K (Gnl) CL1 #(K+1) CL2#K CL2 #(K+1) CL3#K ON CL3#(K+1) SL #M (程定值)

【図25】




【図38】




【図27】


【図28】




[図39]




[図29]




【図30】



【図32】





【図33】




VS2:電圧供給線

【図35】






【図37】



【図40】



### フロントページの続き

(51) Int.C1.		識別記号	FI		テマコード (参考)
G09G	3/20	624	G09G	3/20	6 2 4 B
		641			6 4 1 D
		642			6 4 2 A
H 0 3 K	•		H 0 3 K	17/00	M
	17/693			17/693	С

F ターム(参考) 5C080 AA06 BB05 DD05 EE28 FF11 JJ02 JJ03 JJ04 5C094 AA25 AA53 BA03 BA27 CA19 DA09 DB01 EA04 EA05 53055 AX02 AX63 BX09 CX29 DX20

DX44 EX07 EY10 EY14 EY21

EZ68 FX04 FX27 GX01 GX04